PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43) Date of publication of application: 25.03.1994

(51)Int.CI.

G06F 12/08

(21)Application number: 05-169047

(71)Applicant: MATSUSHITA ELECTRIC IND

CO LTD

(22)Date of filing:

08.07.1993

(72)Inventor: MIYOSHI AKIRA

YOSHIOKA SHIRO

(30)Priority

Priority number: 04186489

Priority date: 14.07.1992


Priority country: JP

(54) CONTROL CIRCUIT FOR CACHE MEMORY

(57)Abstract:

PURPOSE: To allow a control circuit for a cache memory divided into plural banks to write data in each cycle cache.

CONSTITUTION: A branch line 27 is branched from an address index part inputting signal line 22 and provided with an address delay circuit 14. In each of banks X, Y, a switching circuit 16 selects data delayed only when a selection signal Sse is outputted as a cache accessing address and outputs the selected data to a tag memory 11. An address comparator 13 compares a tag part of an address inputted from a tag part inputting signal line 21 with a comparing address outputted from a tag memory 11, and when both the contents coincide with each other, outputs a coincidence signal Sco. When the signal Sco is outputted and the signal Sse is not outputted, a bank hit signal Sbh is outputted from a bank hit signal generating circuit 19 and the signal Sse is outputted from a



selection signal generating part in accordance with the signal Sbh.

LEGAL STATUS

[Date of request for examination]

24.09.1996

Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration? [Date of final disposal for application]

http://www19.ipdl.jpo.go.jp/PA1/result/detail/main/wAAAxdaysgDA40... 2003-12-23

[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

3120928 20.10.2000 (19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-83704

(43)公開日 平成6年(1994)3月25日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 12/08

G 7608-5B

審査請求 未請求 請求項の数7(全 13 頁)

(21)出願番号

特願平5-169047

(22)出願日

平成5年(1993)7月8日

(31) 優先権主張番号 特願平4-186489

(32)優先日

平4 (1992) 7月14日

(33)優先権主張国

日本(JP)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 三好 明

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 吉岡 志郎

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 前田 弘 (外2名)

(54) 【発明の名称】 キャッシュメモリの制御回路

(57)【要約】

【目的】 複数のパンクに区画されたキャッシュメモリ の制御回路として、毎サイクルキャッシュに書き込み可 能とする。

【構成】 アドレスのインデックス部入力用信号線22 に分岐線27を設け、分岐線27にアドレス遅延回路1 : 4を介設する。各パンクX、Yにおいて、スイッチング 回路16で、選択信号Sseが出力されているときにのみ 遅延されたデータをキャッシュアクセス用アドレスとし て選択しタグメモリ11に出力する。アドレス比較器1 3で、タグ部入力用信号線21から入力されるアドレス のタグ部と、タグメモリ11から出力される比較用アド レスとを比較し、一致すると、一致信号Scoを出力す る。さらに、一致信号が出力され、かつ選択信号Sseが 出力されていないときにバンクヒット信号生成回路19 からパンクヒット信号Sbhを出力し、これに応じ、選択 信号生成回路15から選択信号Sseを出力する。



【特許請求の範囲】

【請求項1】 主メモリに付設されるキャッシュメモリ が複数個のバンクに区画され、各バンクごとにタグメモ リ及びデータメモリを配設してなるキャッシュメモリの 制御回路であって、

上記タグメモリは、アクセス信号を受けたとき比較用ア ドレスを出力するように構成されており、

インデックス部とタグ部とからなるアドレス信号をタグ 部入力用信号線及びインデックス部入力用信号線を介し て上記各バンクに入力するアドレス信号入力手段と、

上記インデックス部入力用信号線から分岐されたインデ ックス部入力用分岐線と、

該インデックス部入力用分岐線に介設され、アドレス信 号のインデックス部を遅延させて出力するアドレス遅延 手段と、

出力側が上記タグメモリ及びデータメモリに接続され、 入力側が上記インデックス部入力用信号線及びインデッ クス部入力用分岐線のアドレス遅延手段の出力に接続さ れ、出力データをインデックス部入力用信号線を介して 入力されるデータとインデックス部入力用分岐線から入 20 力される遅延されたデータとに切換え可能に構成された 信号切換手段と、

上記各パンクに配置され、入力端子が上記タグ部入力用 信号線と上記タグメモリの出力信号線とに接続され、上 記アドレス信号のタグ部と上記タグメモリから出力され る比較用アドレスとを比較して、両者が一致した時に一 致信号を出力するアドレス比較手段と、

上記各バンクのうちいずれかのバンクから一致信号が出 力されたとき、当該アドレスに対応するメモリを主メモ りから取り出して、当該一致信号が出力されたバンクの データメモリに書き込むよう制御する書込み動作制御手 段と、

¹上記各バンクにおいて、上記アドレス比較手段による書 き込みのための比較の結果、アドレス比較手段から一致 信号が出力されたとき、次の比較のためのアクセス信号 として、上記アドレス信号入力手段から入力されるアド レス信号のインデックス部のうち遅延された方のデータ を選択して上記タグメモリに出力するよう上記信号切換 手段を制御する選択動作制御手段とを備えたことを特徴 とするキャッシュメモリの制御回路。

【請求項2】 請求項1記載のキャッシュメモリの制御 回路において、

次の比較動作用の選択信号を生成する選択信号生成手段 ٤.

入力側が上記アドレス比較手段の出力及び上記選択信号 生成手段の出力に接続され、上記一致信号を受けかつ上 記選択信号が出力されていないときバンクヒット信号を 出力するパンクヒット信号生成手段とを備え、

上記選択信号生成手段は、入力側が上記パンクヒット信

たときに選択信号を出力するように構成されていて、

上記選択動作制御手段は、上記選択信号生成手段から選 択信号を受けたとき、入力アドレス信号のインデックス 部のうち遅延された方のデータを選択するよう信号切換 手段を制御するものであることを特徴とするキャッシュ メモリの制御回路。

【請求項3】 請求項1又は2記載のキャッシュメモリ の制御回路において、

上記アドレス遅延手段は、各パンクに共通のタイミング でアドレス信号のインデックス部を遅延させる単一の遅 10 延回路を備えたことを特徴とするキャッシュメモリの制 御回路。

【請求項4】 請求項2又は3記載のキャッシュメモリ の制御回路において、

アクセス信号を受けたとき、該当するアドレスがあると きには上記データメモリのデータを読み出すよう制御す る読みだし動作制御手段と、

書込み動作制御手段が作動する書込みモードと読みだし 動作制御手段が作動する読みだしモードとに切換える出 力を有し、かつその出力が上記選択信号生成手段の入力 側に接続された動作モード切換手段とを備え、

上記選択信号生成手段は、パンクヒット信号を受け、か つ書込みモードの時のみ選択信号を出力するように構成 されていることを特徴とするキャッシュメモリの制御回 路。

【請求項5】 請求項2,3又は4記載のキャッシュメ モリの制御回路において、

アドレス信号入力手段は、アドレス信号のインデックス 部を一定の周期ごとにHi-Lowのサイクルを繰り返 す第1相クロックに同期させる一方、アドレス信号のタ グ部を上記第1相クロックとは同じ周期でかつ1/2周 期だけ遅れてHi-Lowのサイクルを繰り返す第2相 クロックに同期させて出力するように構成されており、

上記タグメモリからアドレス比較手段に出力される比較 用アドレス信号及び上記パンクヒット生成手段に入力さ れる選択信号を、上記第2相クロックに同期させる第2 相同期手段を備えたことを特徴とするキャッシュメモリ の制御回路。

【請求項6】 請求項5記載のキャッシュメモリの制御 回路において、

上記選択動作制御手段は、上記遅延回路の出力及びパン クヒット信号の出力を、上記第1相クロックに同期させ る第1相同期手段を備えたことを特徴とするキャッシュ メモリの制御回路。

【請求項7】 請求項1,2,3,4,5又は6記載の キャッシュメモリの制御回路において、

アドレス信号入力手段は、書込み動作制御手段によるデ ータの書込みが行われているパンクが存在する状態で、 いずれのパンクでも一致信号が出力されなかったときに 号生成手段の出力に接続され、パンクヒット信号を受け 50 は、次の比較のためのデータとして、前回の比較データ

を再び入力するように構成されていることを特徴とする キャッシュメモリの制御回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、プロセッサと主記憶装置との間に設けられるキャッシュメモリの制御回路に係り、特に複数のパンクに区画された構成を有するキャッシュメモリの制御回路に関するものである。

[0.002]

【従来の技術】従来より、例えば特開平3-25755 10 4号公報に開示されるごとく、電子計算装置やマイクロプロセッサ等において、図8に示すように、中央演算装置1と主記憶装置2とを備えるとともに、主記憶装置1とは別に、データメモリ3a,タグメモリ3b,ヒット検出部3c等を内蔵したキャッシュメモリ3を設け、アクセス頻度の高いデータを検知して、これをキャッシュメモリ3にも格納しておくことで、演算速度を高くしようとするものは公知の技術である。

【0003】また、例えば特開平2-90345号公報に開示されるごとく、キャッシュメモリとともに、アド 20レス空間を拡張するための拡張アドレス情報を記憶するパンクレジスタを設けて、パンク機能を有する主記憶装置とキャッシュメモリとを併用したメモリシステムも公知の技術である。

【0004】ところで、近年、かかるキャッシュメモリを設けたマイクロプロセッサ等の性能の向上は目覚しく、内蔵されるキャッシュメモリの容量も増え続けている。そして、キャッシュ容量の増加と共にヒット率が向上したため、外部バスのアクセスペナルティによるシステム性能の低下が激減し、代わりにキャッシュアクセスペナルティによるシステム性能の低下が問題となりはじめている。

【0005】ここで、複数のパンクに区画されたいわゆるパンク構成を有するキャッシュメモリの制御回路の例について、以下、図面を参照しながら、説明する。

【0006】図6は従来のキャッシュメモリの制御回路の構成を示すものである。入力されるアドレス信号ADDは、7ピットのインデックス部ADDiと24ピットのタグ部ADDtとからなる。キャッシュメモリは2つのバンクX, Yに区画されており、各バンクX, Yには、タグ 40メモリ11x, 11yとデータメモリ12x, 12yとが配設されている。さらに、各バンクX, Yには、アドレス信号ADDのインデックス部ADDiとタグメモリ11xから出力される比較用アドレスMtとを比較して、両者が一致したときにそれぞれ一致信号Scoを出力するアドレス比較器13x, 13yが配置されている。

[0007] また、クロックは第1相クロックph1 と第2相クロックph1 とからなり、該各クロックph1 及びph2 は、各々同じ周期でかつ第2相クロックph1 が第1相クロックよりも1/2周期だけ遅れてHi-Lowのサ 50

イクルを繰り返すものである。つまり、互いに逆相に構成されている。そして、制御回路中には、信号を第1相クロックph1,第2相クロックph2 にそれぞれ同期させる第1相ラッチ回路L1,第2相ラッチ回路L2 が配設されている。そして、45は、データの書込み、読出の区別を指令する書き込みモード信号Swin と後述の各場でする書き込みモード信号Swin と後述のトアクセスヒット信号Swah として出力するライトアクセスヒット信号Swah として出力するライトアクセスヒット信号Swah の反転論理とクロック信号ph1 との論理積をイネーブル信号Senとして出力するイネーブル信号生成回路である。43は、アドレス信号ADDのインデックス部ADDi をラッチしてキャッシュアクセス用アドレスADD acとして出力するアドレスラッチ回路である。

【0008】そして、上記各パンクX, Yの出力側には、アドレス比較器13x, 13yの出力Sco, Scoの論理和をヒット信号Shit として出力するヒット信号生成回路48の出力Shitと上述のライトアクセスヒット信号Swah1の反転論理との論理和を書込み指令信号Swrとして出力する論理積減算器49とが配置されている。

【0009】また、タグメモリ11x, 11yは、キャッシュアクセス用アドレスADDcacによってアクセスされて、それぞれ比較用アドレスM t を出力し、データメモリ12x, 12yはキャッシュアクセス用アドレスADDacによってアクセスされそれぞれ読みだしデータを出力する。

【0010】以上のように構成されたキャッシュメモリ の制御回路の動作について、以下、図7のタイミングチ ャートを用いて説明する。なお、図7では、ゲート等に おける遅延時間が加味された形で描かれているので、各 信号の波形がクロックph1 , ph2 に対してずれて描かれ ている。図7は、書き込みがバンク1でヒットし、続い て読みだし要求があってバンク2でヒットした場合の、 主要な信号の動作を表す図である。同図で、第1相クロ ックph1 はクロックサイクル1a, 2a, 3a…でHi になり、第2相クロックph2 は、クロックサイクル1 b, 2b, 3b, …でHiになるとする。DATA は、デ ータメモリ12x,12yから出力され、あるいはデー タメモリ12x,12yに入力されるデータである。同 図には、上方から順に、上記クロックpb1,pb2 、データ ド、Lowで読みだしモードを示す), ライトアクセス ヒット信号Swah 、入力アドレス信号ADDのインデック ス部ADDi 、入力アドレス信号ADDのタグ部ADDt 、キ ャッシュアクセス用アドレスADDac及びヒット信号Shi † の状態が示されている。

【0011】まず、クロックサイクル1aで、アドレス (A) のインデックス部 (Ai) が入力インデックス部

ADDi として入力されると、キャッシュアクセス用アド レスADDacにクロックサイクル1bでそのまま出力され る。そして、タグメモリ11x, 11yからアドレス (A) に応じて比較用アドレス (At) が出力され、ア ドレス比較器13x, 13yでアドレス(A)のタグ部 (At) と比較される。このとき、第1パンクXで比較 した結果両者が一致すると、アドレス比較器13xから 一致信号Scoがクロックサイクル2aで出力される。一 致信号Scoが出力されたことにより、ヒット信号Shit が出力され書込み指令信号Swrが出力される。クロック サイクル2 a では書き込みモード信号 Swin がHiとな っているので、クロックサイクル2 a でライトアクセス ヒット信号 Swah がHiとなり、クロックサイクル2 b, 3 a の間キャッシュアクセス用アドレス ADDac とし てアドレス (A) が保持され、クロックサイクル3 a で データがデータメモリ12xに書き込まれる。

【0012】次に、クロックサイクル3aでライトアクセスヒット信号Swah がLowとなり、クロックサイクル3bでアドレス(B)のインデックス部(Bi)がキャッシュアクセス用アドレスADDacとして出力されると、それに応じて、タグメモリ11x,11yから比較用アドレスMtが出力され、アドレス(B)のタグ部(Bt)と比較されて、第2バンクYで比較した結果両者が一致すると、一致信号Scoがクロックサイクル4aで出力される。その結果、ヒット信号Shitが出力される。

100131

【発明が解決しようとする課題】しかしながら、上記のような構成では、キャッシュメモリの書き込みを行なう際、1サイクル目でキャッシュヒットを判定し、2サイクル目でデータをキャッシュメモリへ書き込むので、キャッシュメモリへの書き込みに2サイクル必要とするという問題点を有していた。

【0014】一方、例えば特開平2-156351号公 報に開示されるように、電子計算機の中央演算装置と主 記憶装置との間にデータメモリを配置し、このデータメ モリに蓄えられたデータの主記憶装置におけるアドレス をタグメモリに格納しておき、中央演算装置からプロセ ッサアドレスデータが出力されると、このプロセッサア ドレスデータとそれに対応してタグメモリから出力され 40 たアドレスデータとを比較して、ヒット、ミスヒットの 判定を行うとともに、アドレスを変換する回路を設け、 さらに、データリード時にはプロセッサアドレスデータ を取り込んでそのまま出力する一方データライト時には プロセッサデータを所定サイクル分だけ遅延させるよう アドレスを切換える回路とを設けることにより、読出と 書込みを同時に行うようにしたものがある。しかるに、 `このようなアドレス番号の変換を伴うと、後に別の処理 が必要となり、必ずしも演算速度を高速化し得るとは限 らない。

【0015】本発明は斯かる点に鑑みてなされたものであり、その目的は、キャッシュメモリの制御回路を、連続したサイクルで書込みを可能とする構成にすることで、演算速度の高速化を図ることにある。

6

[0016]

【課題を解決するための手段】上記目的を達成するため、具体的に請求項1の発明の講じた手段は、主メモリに付設されるキャッシュメモリが複数個のバンクに区画され、各バンクごとにタグメモリ及びデータメモリを配設してなるキャッシュメモリの制御回路を前提とし、上記タグメモリを、アクセス信号を受けたとき比較用アドレスを出力するように構成する。

【0017】さらに、インデックス部とタグ部とからな るアドレス信号をタグ部入力用信号線及びインデックス 部入力用信号線を介して上記各バンクに入力するアドレ ス信号入力手段と、上記インデックス部入力用信号線か ら分岐されたインデックス部入力用分岐線と、該インデ ックス部入力用分岐線に介設され、アドレス信号のイン デックス部を遅延させて出力するアドレス遅延手段と、 出力側が上記タグメモリ及びデータメモリに接続され、 入力側が上記インデックス部入力用信号線及びインデッ クス部入力用分岐線のアドレス遅延手段の出力に接続さ れ、出力データをインデックス部入力用信号線を介して 入力されるデータとインデックス部入力用分岐線から入 力される遅延されたデータとに切換え可能に構成された 信号切換手段と、上記各パンクに配置され、入力端子が 上記タグ部入力用信号線と上記タグメモリの出力信号線 とに接続され、上記アドレス信号のタグ部と上記タグメ モリから出力される比較用アドレスとを比較して、両者 が一致した時に一致信号を出力するアドレス比較手段 と、上記各バンクのうちいずれかのバンクから一致信号 が出力されたとき、当該アドレスに対応するメモリを主 メモリから取り出して、当該一致信号が出力されたパン クのデータメモリに書き込むよう制御する書込み動作制 御手段と、上記各バンクにおいて、上記アドレス比較手 段による書き込みのための比較の結果、アドレス比較手 段から一致信号が出力されたとき、次の比較のためのア クセス信号として、上記アドレス信号入力手段から入力 されるアドレス信号のインデックス部のうち遅延された 方のデータを選択して上記タグメモリに出力するよう上 記信号切換手段を制御する選択動作制御手段とを設ける 構成としたものである。

【0018】請求項2の発明の講じた手段は、上記請求項1の発明において、次の比較動作用の選択信号を生成する選択信号生成手段と、入力側が上記アドレス比較手段の出力及び上記選択信号生成手段の出力に接続され、上記一致信号を受けかつ上記選択信号が出力されていないときパンクヒット信号を出力するパンクヒット信号生成手段とを設け、上記選択信号生成手段を、入力側が上記パンクヒット信号生成手段の出力に接続され、パンク

ヒット信号を受けたときに選択信号を出力するように構成する。そして、上記選択動作制御手段を、上記選択信号生成手段から選択信号を受けたとき、入力アドレス信号のインデックス部のうち遅延された方のデータを選択するよう信号切換手段を制御するように構成したものである。

【0019】請求項3の発明の講じた手段は、上記請求項1又は2の発明において、上記アドレス遅延手段を、各バンクに共通のタイミングでアドレス信号のインデックス部を遅延させる単一の遅延回路を備えるものとした 10ものである。

【0020】請求項4の発明の講じた手段は、上記請求項2又は3の発明において、アクセス信号を受けたとき、該当するアドレスがあるときには上記データメモリのデータを読み出すよう制御する読みだし動作制御手段と、書込み動作制御手段が作動する読みだしモードと院みだし動作制御手段が作動する読みだしモードとに切換える出力を有し、かつその出力が上記選択信号生成手段の入力側に接続された動作モード切換手段とを設ける。そして、上記選択信号生成手段を、パンクヒット信号を受け、かつ書込みモードの時のみ選択信号を出力するように構成したものである。

【0021】請求項5の発明の講じた手段は、上記請求項2,3又は4の発明において、アドレス信号入力手段を、アドレス信号のインデックス部を一定の周期ごとにHi-Lowのサイクルを繰り返す第1相クロックに同期させる一方、アドレス信号のタグ部を上記第1相クロックとは同じ周期でかつ1/2周期だけ遅れてHi-Lowのサイクルを繰り返す第2相クロックに同期させて出力するように構成する。そして、上記タグメモリからアドレス比較手段に出力される比較用アドレス信号及び上記パンクヒット生成手段に入力される選択信号を、上記第2相クロックに同期させる第2同期手段を設けたものである。

【0022】請求項6の発明の講じた手段は、上記請求項5の発明において、上記選択動作制御手段は、上記遅延回路の出力及びパンクヒット信号の出力を、上記第1相クロックに同期させる第1同期手段を設けたものである。

【0023】請求項7の発明の講じた手段は、上記請求 40 項2,3,4,5又は6の発明において、アドレス信号入力手段を、書込み動作制御手段によるデータの書込みが行われているバンクが存在する状態で、いずれのバンクでも一致信号が出力されなかったときには、次の比較のためのデータとして、前回の比較データを再び入力するように構成したものである。

[0024]

【作用】以上の構成により、請求項1の発明では、あるパンクにおいて、アドレス比較手段によって、入力されたアドレスのタグ部とタグメモリから出力される比較用 50

アドレスとが比較され、両者が一致すると一致信号が出 力される。このとき、当該パンクでは、次の比較のため のアドレス信号が入力されると、選択動作制御手段によ り、遅延された前回のアドレス信号のインデックス部が アクセス信号として選択される。したがって、一致信号 が出力されたパンクにおいて、次の比較動作では一致信 号が出力されることはなく、その間に、書込み勁作制御 手段により、データメモリにデータが書き込まれる。一 方、上記パンク以外のパンクでは、選択動作制御手段に より、次の比較のためのアドレス信号のインデックス部 が遅延されることなくタグメモリに出力されるので、前 回の比較で一致信号が出力されたパンクで書込みが行わ れている間に、アドレス比較手段で入力されたアドレス 信号とタグメモリから出力された比較用アドレスとの比 較が行われる。そして、両者が一致すれば、当該パンク で一致信号が出力され、書込み動作制御手段によって、 データメモリにデータが書き込まれる。したがって、異 なるパンクに対応するアドレスが連続して入力される場 合、一つのバンクにおいて書込み勁作中に、他のバンク で待機することなく連続して魯込みを行うことが可能と なり、演算速度が向上することになる。

【0025】 請求項2の発明では、1つのバンクにおいて、バンクヒット信号が出力されている間、次のバンクヒット信号の出力が抑制されるので、書込み動作制御手段の誤動作が回避されることになる。

【0026】 請求項3の発明では、単一の遅延回路によって各パンクにおける選択動作制御手段の制御が円滑に行われるので、構成が簡素化され、コストが低減されることになる。

30 【0027】請求項4の発明では、各バンクにおいて、 書込みだけでなく読みだしの動作も円滑に行われ、例え ば同一バンクにおける連続した読みだしも可能となる。

【0028】請求項5の発明では、アドレス信号のタグ部がインデックス部よりも1/2周期だけ遅れたタイミングで各バンクのアドレス比較手段に入力されるので、その間にインデックス部でタグメモリをアクセスして比較用アドレスを出力させる助作が円滑に行われる。そして、第2相同期手段により比較すべき2つのデータがアドレス比較手段に同じタイミングで入力されるので、アドレス比較手段の比較動作が円滑に行われることになる。

【0029】請求項6の発明では、遅延回路から出力されるインデックス部信号がアドレス信号が入力されたときから1周期遅れたタイミングつまり次の比較動作のためのアドレス信号と同時に信号切換手段に出力され、選択信号も同じタイミングで出力される。したがって、選択動作制御手段により、信号切換手段から前回のアドレス信号のインデックス部がアクセス信号として出力されるよう確実に制御されることになる。

【0030】 請求項7の発明では、バンクヒット信号が

出力されたバンクにおいて、次の比較を行うデータが当 該バンクにあり他のバンクにない場合、他のバンクでバ ンクヒットしなかったときにも、次のサイクルで当該バ ンクで比較が行われる。したがって、同一バンクに読み 書きが連続した場合でも、ペナルティの低下をきたすこ となくキャッシュのアクセスが行われる。

[0031]

【実施例】以下、本発明の実施例について説明する。

【0032】(第1実施例)まず、第1実施例について 説明する。図1は第1実施例におけるキャッシュメモリ の制御回路の構成を示す図である。なお、装置全体の構 成は上記従来の技術の説明で示した図8に示すものとほ ぼ同様であるので図示を省略する。ただし、後述のよう に、本発明では、タグメモリ及びデータメモリは、複数 のパンクに区画されている。

【0033】図1において、キャッシュメモリは、第1 パンクXと第2パンクYとに区画されており、各パンク X, Yには、後述のキャッシュアクセス用アドレスADD acを用いて比較用アドレスMtを出力するタグメモリ1 1x, 11yと、キャッシュアクセス用アドレスADDac を用いてデータを読み書きするデータメモリ12x, 1 2yとが配設されている。さらに、各パンクX, Yに は、アドレス信号ADDのタグ部ADDtとタグメモリ11 xから出力される比較用アドレスMtとを比較して、両 者が一致したときに一致信号Scoを出力するアドレス比 較器13x, 13yが配置されている。

【0034】また、クロックは第1相クロックph1と第2相クロックph2とからなり、該各クロックph1及びph2は、同じ周期で、かつ第2相クロックph2が第1相クロックph2よりも1/2周期遅れて、それぞれHi-Lowのサイクルを繰り返すものである。そして、後述のごとく、制御回路中には、信号を第1相クロックph1または第2相クロックph2に同期させるラッチ回路L1、L2が適宜配設されている。

【0035】ここで、プロセッサ側のアドレス信号入力 手段(図示せず)から入力されるアドレス信号ADDは、 7ビットのインデックス部ADDi と24ビットのタグ部 ADDt とからなり、それぞれインデックス部入力用信号 線22とタグ部入力用信号線21とを介して個別に入力 され、インデックス部ADDi は第1相クロックph1 に同 期される一方、タグ部ADDt は第2相ラッチ回路L2に より、第2相クロックph2 に同期されている。また、各 バンクX、Yにおいて、上記インデックス部入力用信号 線22x,22yから分岐するインデックス部入力用分 **岐線27x,27yが**設けられており、この分岐線27 x,27yには、入力アドレスのインデックス部ADDi をクロックサイクルの1周期遅延させて出力するアドレ ス遅延手段としてのアドレス遅延回路14x, 14yが 介設されている。上記インデックス部入力用信号線22 x, 22y及びその分岐線27x, 27yは、信号切換 50

手段として機能するスイッチング回路16x,16yの 入力側に接続されている。このスイッチング回路16 x,16yの出力側は、上記タグメモリ11x,11y 及びデータメモリ12x,12yの入力側に接続されて いる。

10

【0036】さらに、各パンクX, Yにおいて、書込みでキャッシュヒットだった次のサイクルに選択信号Sseを生成する選択信号生成手段としての選択信号生成回路15x,15yが設けられている。この選択信号生成回路15x,15yの入力側は、書込みモード信号Swinの信号線と後述のパンクヒット信号生成回路19x,19yの出力信号線とに接続され、パンクヒット信号SbhがHiで、かつ書込みモード信号WinがHiのときに選択信号Sseを出力し、さらに、第1相ラッチ回路L1によって、第1相クロックph1に同期させるようになされている。

【0037】そして、上記スイッチング回路16x,16yの制御信号入力用端子が上記選択信号生成回路15x,15yの出力信号線に接続されており、選択信号Sseが出力されているときには、インデックス部入力用分岐線27x,27yを介して入力される遅延されたアドレス信号のインデックス部ADDiを、選択信号Sseが出力されていないときにはインデックス部入力用信号線22x,22yを介して入力される遅延されていないインデックス部ADDiを、それぞれキャッシュアクセス用アドレスADDacとして出力するようになされている。この制御により、請求項1の発明にいう選択動作制御手段が構成されている。

【0038】さらに、上記各パンクX, Yには、入力側が上記アドレス比較器13x, 13yの出力信号線及び上記選択信号生成回路15x, 15yの出力信号線に接続され、上記アドレス比較器13x, 13yから出力される一致信号Scoと第2相ラッチ回路L2で第2相クロックph2に同期された選択信号Sseの反転論理との論理積を演算してパンクヒット信号Sbhを生成するパンクヒット信号生成手段としてのパンクヒット信号生成回路19x, 19yが設けられている。すなわち、第2相ラッチ回路L2でラッチされた選択信号Sseが出力されておらずかつ一致信号Scoが出力されているときにパンクヒット信号Sbhが出力される。

【0039】一方、各バンクX、Yのバンクヒット信号生成回路19x、19yの出力側は、ヒット信号生成回路31の入力側に接続されている。そして、上記各バンクヒット信号生成回路19x、19yの出力であるバンクヒット信号Sbh、Sbhの論理和を演算し、つまりいずれかのバンクでバンクヒット信号Sbhが出力されたときに、ヒット信号Shitを出力するようになされている。

【0040】また、上記各パンクX, Yのデータメモリ 12x, 12yと、主記憶装置(図示せず)に接続され る信号線25とを接続する信号線23が設けられ、この 信号線23には、データ遅延回路32が設けられてい る。このデータ遅延回路32により、主記憶装置から入 力されるデータを遅延させて各データメモリ12x、1 2 yに供給するようになされている。さらに、各パンク X, Yのデータメモリ12x, 12yから読み出された データは、それぞれ信号線24x,24yを介して出力 され、データ選択回路33の入力側に接続されており、 このデータ選択回路33で、読出データ出力許可信号S ren に応じて選択された後、データ線25に出力される ようになされている。すなわち、データメモリ12x, 12yでは、書込み許可信号Swen によってデータ線2 3上のデータをデータメモリ12x, 12yに書き込む か、あるいは、データ線24x, 24yにタグメモリ1 1x, 11yでヒットしたアドレスに対してデータを出

力する。

【0041】図2は、本発明の実施例におけるキャッシ ュメモリの状態遷移図である。第1状態S1及び第2状 態S2はどちらもキャッシュがヒットしている状態であ 10、第1状態S1はデータメモリヘデータを書き込み中 のパンクが存在しない状態、第2状態S2はデータメモ 20 リヘデータを魯き込み中のパンクが存在する状態であ る。第1状態S1において書き込みでキャッシュヒット すると第2状態S2へ遷移する。第2状態S2において 書き込みでキャッシュヒットすれば第2状態S2に留ま るが、それ以外の場合は第1状態51へ選移する。第3 状態S3はパスインターフェースからのアクノリッジを 待っている状態であり、第4状態S4はバスインターフ エースから有効なデータが返されるのを待っている状態 である。第1状態51でキャッシュミスすると第3状態 S3へ遷移し、第3状態S3でパスインターフェースか らのアクノリッジを待ち、アクノリッジが返されると第 4状態S4へ遷移し有効なデータが返されるのを待ち、 有効なデータが返されたら第1状態51へ遷移する。

【0042】以上のように構成されたキャッシュメモリ の制御回路について、以下図1及び図2、図3、図4を 用いてその動作を説明する。

【0043】図3は、書き込みが第1パンクXでヒット し、引続き書き込み要求があって第2パンクYでヒット し、最後に読みだし要求があって第1パンクXでヒット した場合の、主要な信号の動作を表す図である。ここ 40 で、上述の図7のタイミングチャートでは、ゲート等に おける遅延時間が加味された形で描かれていたため、各 信号の波形がクロックph1, ph2 に対してずれていた が、図3(及び図4)では、この遅延時間を無視した形 で描いているので、各信号の波形はクロックph1,ph2 と 同期して描かれている。

【0044】図3において、第1相クロックph1と第2 相クロックph2 とは、同じ周期でかつ第2相クロックph 1 が第2相クロックph2 よりも1/2周期だけ遅れてH

ックph1 はサイクル1a, 2a, 3a, …でHiにな り、第2相クロックph2 はサイクル1b, 2b, 3b, …でHiになるとする。同図では、上方から、第1相ク ロックphl, 第2相クロックph2, 及び入力アドレス信 号のインデックス部ADDi の変化状態が示されている。 また、第1, 第2パンクX, Y内のキャッシュアクセス 用アドレスADDac, 入力アドレス信号のタグ部ADDt, 比較用アドレスMt , パンクヒット信号Sbh, 書込みモ ード信号Swin,選択信号Sse,及び書込み許可信号S 10 wen の変化状態がそれぞれ示されている。さらに、最下 段には、信号線25上のデータDATA の変化状態が示さ れている。

12

【0045】まず、クロックサイクル1aでアドレス . (A) のインデックス部 (Ai) が入力されると、スイ ッチング回路16x, 16yには選択信号Sseが出力さ れていない状態であるので、各パンクX、Yで、キャッ シュアクセス用アドレスDDacとしてクロックサイクル1 aでそのまま出力され、タグメモリ11x, 11yがそ れぞれアクセスされる。そして、タグメモリ11x、1 1 yからはアドレス (A) のインデックス部 (Ai) に 対応した比較用アドレス (At) が出力され、第2相ラ ッチ回路L2 によりラッチされる。一方、アドレス (A) のタグ部 (At) は、信号線21上で第2相ラッ **チ回路L2 によりラッチされており、クロックサイクル** 1 bで、信号線21を介して各パンクX, Yに入力され る。そして、クロックサイクル1bで、アドレス比較器 11x, 11yでアドレス(A)のタグ部(At)と比 較用アドレス(At)とが比較され、第1パンクXでヒ ットして、一致信号Scoが出力され、その結果、パンク ヒット信号生成回路19xからパンクヒット信号Sbhが クロックサイクル1 bで出力される。さらに、ヒット信 号生成回路31により、ヒット信号Shit が出力され る。このとき、キャッシュメモリは、第1状態S1にあ る。なお、第2パンクYでは、アドレス(A)に対応す るデータがタグメモリ11yから出力されず、アドレス 比較器13yから一致信号Scoが出力されない。

【0046】次に、クロックサイクル2a, 2bで、第 1 パンクXではアドレス(A)に対するデータメモリ1 2xへの書き込みが行われ、同時に、第2パンクYでは アドレス(B) に対するタグメモリ11yでのヒット検 出が行われる。その過程を以下に説明する。

【0047】まず、アドレス(A)に対するデータメモ リ12xへの魯込みから説明する。クロックサイクル2 a では、クロックサイクル1bで出力されたヒット信号 Shit によって、信号線25にアドレス(A)の書込み データDATA (A)が主記憶装置から出力される。この 信号線25上のデータDATA (A)は、データ遅延回路 32で、1/2周期だけ遅延され、信号線24xに出力 される。そして、クロックサイクル2bで、書込み許可 i-Lowのサイクルを繰り返す。便宜上、第1相クロ 50 信号 S wen が出力され、データ D ATA (A) の書込みが

行われる。なお、第1パンクXでは、クロックサイクル2 bで、選択信号S seが出力されているので、スイッチング回路1 6 x で、遅延されたデータつまり(A i)がキャッシュアクセス用アドレスADDacとして選択されている。この制御により、書込み動作制御手段が構成されている。

【0048】次に、アドレス(B)に対するタグメモリ 11yでのヒット検出について説明する。クロックサイ クル2aでアドレス(B)のインデックス部(Bi)が 入力されると、スイッチング回路16yに選択信号Sse が出力されていないので、キャッシュアクセス用アドレ スADDacにそのまま出力され、タグメモリ11yから比 '較用アドレスBt が出力されてアドレス (B) のタグ部 (Bt) と比較される。そして、第2パンクYで比較し た結果両者が一致すると、一致信号Scoが出力され、バ ンクヒット信号Sbhがクロックサイクル2bで出力され る。また、これに応じて、ヒット信号生成回路31によ り、ヒット信号Shit が出力される。第1状態S1にお いて書き込みでキャッシュヒットしたので、クロックサ イクル3aでは第2状態S2へ遷移する。なお、クロッ 20 クサイクル2bにおいて、第1パンクXでは、選択信号 Sseが出力されているので、スイッチング回路16x で、遅延されたデータつまり(Ai)がキャッシュアク セス用アドレスADDacとして選択される。そして、タグ メモリ11xから対応して出力される比較用アドレス (At) と信号線21上のタグ部(Bt) とがアドレス 比較器13xで比較されるので、両者が一致せず、一致 信号Scoは出力されない。

【0049】次に、クロックサイクル3a, 3bで、第 2パンクYではアドレス(B)に対するデータメモリ1 2 yへの書き込みが行われ、第1パンクXではアドレス (C)に対するタグメモリ11xでのヒット検出が行われる。

【0050】まず、アドレス(B)に対するデータメモリ12yへの書き込みについて説明する。クロックサイクル3aでは、クロックサイクル2bで出力されたヒット信号Shitにより、主配憶装置から信号線25上にアドレス(B)の書込みデータDATA(B)が出力される。信号線25上のデータDATA(B)は、データ遅延回路32で1/2周期だけ遅延され、信号線24yに出力される。そして、クロックサイクル3bで、書込み許可信号Swenが出力され、データメモリ12yに書き込まれる。

【0051】次に、アドレス(C)に対するタグメモリ 11xでのヒット検出について説明する。クロックサイクル3aでアドレス(C)のインデックス部(Ci)が入力されると、キャッシュアクセス用アドレスADDacに そのまま出力され、タグメモリ11xから比較用アドレス(Ci)が出力されてアドレス(C)のタグ部(Ct)と比較される。そして、第1バンクXのアドレス比 50

較器13xで比較した結果両者が一致すると、一致信号 Scoが出力され、パンクヒット信号Sbbがクロックサイ クル3bで出力される。また、これに応じて、ヒット信 号生成回路31により、ヒット信号Shit が出力され る。同時に、クロックサイクル3aでは、データメモリ 12xへのアクセスが実行されており、クロックサイク u3 b でデータメモリ 1 2 x からのデータの読みだしが u行われる。この読み出されたデータに対し、バンクヒッ ト信号Sbhの情報をもとに、信号線24x上に読出デー タDATA (C) がクロックサイクル3bで出力される。 信号線24x上のデータDATA(C)は、読出データ出 力許可信号Sren で選択出力され、信号線25上に第1 相クロックph1 でラッチされ、クロックサイクル4aで 信号線25に出力される。この制御により、読みだし動 作制御手段が構成されている。一方、第2パンクYで は、クロックサイクル3aで、スイッチング回路16y において、選択信号Sseに応じてアドレス遅延回路14 yで遅延されたインデックス部 (Bi) がキャッシュア クセス用アドレスとして選択されるので、アドレス比較 器13 yにおける比較動作で、比較される2つのデータ が一致せず、一致信号Sco及びパンクヒット信号Sbhは 出力されない。

14

【0052】以上のように、本発明は、同一バンクへの 書き込みが連続しない場合は、毎サイクルキャッシュメ モリをアクセスすることができる。

【0053】次に、図4は、書き込みがパンク1でヒットし、引続き読みだし要求があってパンク2でミスし、最後に同じ読みだし要求に対してパンク1でヒットした場合の、主要な信号の動作を表す図である。

【0054】まず、クロックサイクル1aでアドレス (A)のインデックス部 (Ai)が入力されると、キャッシュアクセス用アドレスADDacにクロックサイクル1aでそのまま出力される。そして、タグメモリ11x、11yから第2相ラッチ回路L2でラッチされた比較用アドレス (At)として出力され、アドレス (A)のタグ部 (At)と比較される。ここでは、第1バンクXで比較した結果両者が一致して、一致信号Scoが出力され、バンクヒット信号Sbhがクロックサイクル1bで出力される。また、このバンクヒット信号Sbhを受けて、ヒット信号生成回路31からヒット信号Shitが出力さ

ピット信号生成回路31からヒット信号Shit が出力される。このとき、キャッシュメモリは第1状態S1にある。そして、第1状態S1において書き込みでキャッシュヒットしたので、クロックサイクル2bで第2状態S2へ遷移する。

【0055】次に、クロックサイクル2a, 2bで、第1パンクXにおいてはアドレス(A)に対するデータメモリ12xへのデータの書込みが行われる。同時に、書込みモード信号SwinがLowにつまり読みだしモードになっており、第2パンクYにおいては、アドレス(B)に対するタグメモリ11yでのヒット検出が実行

される。

[0056] まず、アドレス(B)に対するタグメモリ 11 yでのヒット検出につて説明する。クロックサイクル2aでアドレス(B)のインデックス部(Bi)が入力されると、キャッシュアクセス用アドレスADDacとしてそのまま出力される。そして、タグメモリ11 yから第2相ラッチ回路L2でラッチされた比較用アドレス(Mt)が出力され、アドレス(B)のタグ部(Bt)と比較される。ここでは、第2パンクYのキャッシュメモリに該当するデータがなかったとすると、比較の結果両者が一致せず、一致信号Scot出力されない。したがって、パンクヒット信号Sbhも出力されず、第2パンクソではキャッシュミスとなる。

【0057】一方、第1バンクXでは、この間、上述と同様の動作によって、クロックサイクル2bで、書込み許可信号Swenによって、データメモリ11xにアドレス(A)が書き込まれる。ただし、クロックサイクル1bでバンクヒット信号Sbhが出力されていたことより、クロックサイクル2aで、選択信号Sseが出力され、スイッチング回路16xでアドレス遅延部14xの出力(Ai)がキャッシュアクセス用アドレスADDacとして選択されて出力される。したがって、上述のごとく、アドレス比較器13xにおける比較の結果、一致信号Scoは出力されない。

【0058】次に、クロックサイクル3a,3bでは、 以下のように実行される。すなわち、第2状態52に移 行したことで、クロックサイクル3aでは、アドレス信 号入力手段から再びアドレス (B) のインデックス部 (Bi) が入力され、キャッシュアクセス用アドレスA DDacにクロックサイクル3bでそのまま出力され、タグ 30 メモリ11xから比較用アドレスMt として出力されア ドレス (B) のタグ部 (Bt) と比較される。そして、 第1パンクXで、比較した結果両者が一致すると、一致 信号Scoが出力されパンクヒット信号Sbhがクロックサ イクル3bで出力される。同時に、クロックサイクル3 aでは、データメモリ12xへのアクセスが実行されて おり、クロックサイクル3 bで、データメモリ12xか らデータの読出が行われる。読み出されたデータDATA (B) は、パンクヒット信号Sbhの情報をもとに信号線 24x上にクロックサイクル3bで出力される。信号線 24x上のデータDATA (B) は、読出データ出力許可 信号Sren で選択出力され、第1相ラッチ回路L1 で第 1相クロックph1 にラッチされた後、クロックサイクル 3 b で、信号線 2 5 上に出力される。すなわち、第 2 状 娘S2において読みだしでキャッシュミスしたので、ク ロックサイクル3bでは第1状態S1へ遷移する。

結果を含まないので、第2パンクYのミスでありキャッシュメモリ全体のミスではない。本発明は、異なるパンクX, Yにヒットする書き込みを許しているため以上のようなパンクミスが発生するが、いずれかのパンクヘデータを書き込み中であることを意味する第2状態S2を設けることにより、第2状態S2のパンクミスで第1状態S1へ遷移してキャッシュ全体でキャッシュヒットをは記する。

16

[0060]以上のように、本発明は、同一バンクへ読み書きが連続した場合でも従来例のペナルティと同等のペナルティでキャッシュのアクセスが可能である。

【0061】なお、本実施例ではパンク数が2の場合を示したが、パンク数が2以上の場合も同様の効果が得られることは容易にわかる。

【0062】 (第2実施例) 次に、第2実施例について 説明する。図5は、第2実施例におけるキャッシュメモ リの制御回路の构成を示し、図1と同じ番号のものは同 じ部材を示すので説明を省略し、異なる部分のみ説明する.

【0063】図5に示すように、本第2実施例では、第 1 実施例で各パンクX, Yごとに設けたアドレス遅延回 路14x,14yを各パンクで共有する構成としたもの である。すなわち、本実施例では、各パンクX,Yの外 部において、インデックス部入力用信号線22が各パン クX, Yに入る前に、インデックス部入力用分岐線27 が設けられており、この分岐線27に、単一のアドレス 遅延回路34が介設されている。そして、各パンクX, Yのスイッチング回路16x, 16yの入力側は、イン デックス部入力用信号線22x,22yと、インデック ス部入力用分岐線27x,27yとに接続されている。 すなわち、インデックス部入力用信号線22x,22y からは遅延されていない信号が、インデックス部入力用 分岐線27x, 27yからは1周期だけ遅延された信号 がそれぞれ入力され、スイッチング回路16x,16y でいずれか一方が選択されて、キャッシュアクセス用ア ドレスADDacとして出力される。本実施例における制御 回路の作動は、上記第1実施例と同様である。

【0064】図5のような構成にすることで、図1で各 パンク毎に存在したアドレス遅延回路14x, 14y が、単一で済み、トランジスタ規模の小さいキャッシュ 制御回路を構成することが可能になる。

[0065]

【発明の効果】請求項1の発明によれば、複数個のパンクに区画されたキャッシュメモリの制御回路として、インデックス部入力用信号線に分岐線を設け、この分岐線にアドレス信号のインデックス部を遅延させて出力するアドレス遅延手段を介設し、かつ出力データをインデックス部入力用信号線を介して入力されるデータとその分岐線から入力される遅延されたデータとに切換える信号切換手段を設ける一方、アドレスの比較でタグメモリか

らの比較用アドレスと入力アドレス信号のタグ部とを比較して、両者が一致したときに一致信号を出力し、この一致信号が出力されたときのみ信号切換手段から遅延されたインデックス部信号をキャッシュアクセス用アドレスとして選択させて出力するようにしたので、他のパンクでの書込み中に他のパンクでは待機することなく書き込みを行うことができ、よって、キャッシュヒット率が高くデータアクセスの頻度の高いシステムにおいてはキャッシュアクセスのペナルティを大幅に改善することができる。

【0066】請求項2の発明によれば、上記請求項1の発明において、バンクヒット信号を受けたときに選択信号を生成する選択信号生成手段と、一致信号を受けかつ選択信号が出力されていないときにバンクヒット信号を出力するバンクヒット信号生成手段とを設け、信号切換手段で、選択信号の出力があったときのみ遅延された方のデータを選択するように構成したので、制御の確実性の向上を図ることができる。

【0067】請求項3の発明によれば、上記請求項1又は2の発明において、アドレス遅延手段として、各バン 20 クに共通のタイミングでアドレス信号のインデックス部を遅延させる単一の遅延回路を設けたので、構成の簡素化によるコストの低減を図ることができる。

【0068】請求項4の発明によれば、上記請求項2又は3の発明において、アクセス信号を受けてデータメモリのデータを読み出す機能を設け、書込みモードと読みだしモードとに切換える動作モード切換手段を設けて、選択信号生成手段を、バンクヒット信号を受け、かつ書込みモードのときのみ選択信号を出力するように構成したので、各パンクにおける書き込みと読みだしの動作を30円滑に行わせることができる。

【0069】請求項5の発明によれば、上記請求項2,3又は4の発明において、アドレス信号のインデックス部を第1相クロックに同期させる一方、アドレス信号のタグ部を第1相クロックとは同じ周期でかつ1/2周期だけ遅れたサイクルを有する第2相クロックに同期させて出力するように構成し、比較用アドレス信号及び上記パンクヒット信号生成手段に入力される選択信号を第2相クロックに同期させるようにしたので、各パンクにおける比較動作が良好となる。

【0070】 請求項6の発明によれば、上記請求項5の発明において、遅延回路の出力及びバンクヒット信号の出力を第1相クロックに同期させるようにしたので、バンクヒットしたバンクにおける次のサイクルの比較動作及び書込み動作の円滑化を図ることができる。

【0071】請求項7の発明によれば、上記請求項1,

2, 3, 4, 5 又は6の発明において、データの書込みが行われているバンクが存在する状態で、いずれのバンクでも一致信号が出力されなかったときには、次の比較のためのデータとして、前回の比較データを再び入力するようにしたので、同一のバンクに読み書きが連続した場合でも、ペナルティの低下をきたすことなくキャッシュのアクセスを行いながら、上記各発明の効果を発揮することができ、よって、著効を発揮することができる。

18

【図面の簡単な説明】

10 【図1】第1実施例におけるキャッシュメモリの制御回路の電気回路図である。

【図2】第1実施例におけるキャッシュメモリの制御回路の状態遷移図である。

【図3】第1実施例のある条件下における動作説明のためのタイミングチャート図である。

【図4】第1実施例の別の条件下における動作説明のためのタイミングチャート図である。

【図5】第2実施例におけるキャッシュメモリの制御回路の電気回路図である。

20 【図6】従来のキャッシュメモリの制御回路の電気回路 図である。


【図7】従来例のある条件下における動作説明のための タイミングチャート図である。

【図8】従来の電子計算機やマイクロプロセッサ等の構成を示すプロック図である。

【符号の説明】

- X 第1パンク
- Y 第2パンク
- 1 中央演算装置
- 30 2 主メモリ
 - 3 キャッシュメモリ
 - 11 タグメモリ
 - 12 データメモリ
 - 13 アドレス比較器 (アドレス比較手段)
 - 14 アドレス遅延回路 (アドレス遅延手段)
 - 15 選択信号生成回路(選択信号生成手段)
 - 16 スイッチング回路(信号切換手段)
 - 19 パンクヒット信号生成回路 (パンクヒット信号生成手段)
- 40 21 タグ部入力用信号線
 - 22 インデックス部入力用信号線
 - 23, 24, 25 信号線
 - 27 インデックス部入力用分岐線
 - 31 ヒット信号生成回路
 - 32 データ遅延回路
 - 33 データ選択回路


[図1]




【図3】 【図2】 2a 2b 3a 3b ph1 ph2 VALID DATA ADDi ADDac **S4** ADDt Вt VALID DATA Ct Μt ACK MISS Sbh HIT HIT W& HIT <u>ACK</u> TIHAW Swin S1 MISS Sse W&HIT Swen HIT&W ADDac Вi **ADDt** Bt [図8] Μt Bt MISS MISS HIT Sbh 中央察員義置 Swin Sse DATA Swen 3b DATA 主記級装置








[図5]



【図6】



THIS PAGE BLANK (USPTO)